Обесточенный MP1918 отпускает затвор GaN-транзистора
На плате уже есть силовая шина, питание VCC драйвера ещё поднимается, а осциллограф подключён между gate и Kelvin source. В этот момент MP1918 уже получил самый опасный внешний сигнал — быстрое изменение напряжения в полумосте, — но сам ещё не способен стянуть затвор. Для MP1918 ответ MPS однозначен: при VCC = 0 внутренние схемы не запитаны, выходы находятся в Hi-Z, активного удержания gate-source нет.
Логический ноль не описывает силовой выход
Именно здесь легко попасть в ловушку таблицы UVLO. Даташит говорит, что ниже порога VCC UVLO оба PWM-входа игнорируются, а логические HG и LG равны нулю. Это описание функционального состояния логики. Оно не задаёт сопротивление между gate и source, ток утечки или способность выхода поглотить импульсный ток при VCC = 0. Типовые 0.27 Ω сопротивления sink-ветви тоже измерены при VCC = 5 V; переносить эту цифру в обесточенный режим нельзя.
Фронт полумоста сам ищет путь в затвор
У enhancement-mode GaN затвор — малозаряженный аналоговый узел с узким запасом до порога открытия. Фронт VDS гонит через Cgd ток Igate = Cgd·dV/dt. Пока драйвер запитан, этот ток должен уйти через короткую низкоомную петлю выключения: внутренний sink, Rg(off), разводку и Kelvin source. При Hi-Z он заряжает доступные паразитные ёмкости. Если VGS пересечёт порог, ключ может кратко открыться в момент, когда схема формально ничего не включала.
Это не доказательство того, что любой MP1918-полумост обязательно получит паразитное включение. Амплитуду VGS определяют конкретный GaN-транзистор, Cgd и Cgs, скорость фронта, паразитная индуктивность общего истока, внешний резистор, состояние второй ветви и форма старта DC bus. Вывод уже достаточно жёсткий: слово «driver» само по себе не является гарантией выключенного ключа при пропавшем питании. У других микросхем могут быть пассивный pull-down, clamp или отдельно нормированное power-off поведение; его нужно искать в документации буквально, а не выводить из логического нуля UVLO.
Что проверить щупом на своей плате
На реальной плате стоит снять VGS относительно Kelvin source при плавном спаде и подъёме VCC до 0 V, одновременно наблюдая VDS и ток полумоста. Полезен сценарий, где DC bus появляется раньше питания драйвера, а также режим с collapsing bootstrap: при достаточном VCC, но недостаточном VBST−SW, MP1918 блокирует high-side, сохраняя работу low-side по PWML. Если переходный VGS вызывает вопросы, внешние gate-source discharge или clamp, короткая петля turn-off и продуманная последовательность питания становятся конкретными элементами схемы, а не страховкой «на всякий случай».