Внутри FPGA фронт сигнала обычно пробегает по цепочке переноса, чтобы сложить два числа. В Cyclone V эту неизбежную задержку превратили в линейку: сотни carry-элементов одновременно запоминают, где находится фронт. Получился цифровой захватчик формы, различающий соседние отсчёты примерно на 5 пс без гигагерцового АЦП. →
FPGA уже отправила импульс по расписанию, измерение вернулось через несколько тактов, и теперь следующий кусок управляющей программы нужно срочно заменить. Как переписать работающую машину времени так, чтобы ни один уже назначенный фронт не съехал? Авторы TIDE построили для этого границу между принятым прошлым и ещё редактируемым будущим. →