Клон FMC-платы с ADRV9009 разобрали до питания и JESD204B

5 августа опубликован подробный технический разбор китайского FMC-модуля на базе широкополосного трансивера ADRV9009. В 90-минутном материале рассмотрены семь листов схемы, ВЧ-обвязка, дерево тактирования, преобразователи питания, сигналы FMC HPC, настройка VADJ и комплектный проект для FPGA. Плата относится к классу клонов официальной ADRV9009-W/PCBZ и предназначена для работы с FPGA-носителем уровня Xilinx ZC706 или ZCU102.

ADRV9009 объединяет два передатчика, два приёмника и общий observation receiver с двумя входами. Диапазон настройки составляет 75 МГц–6 ГГц, полоса приёмного тракта достигает 200 МГц, а полоса синтеза TX и ORX — 450 МГц. Обмен отсчётами идёт через JESD204B Subclass 1. Даташит предусматривает скорости 4.9152, 9.8304 и 12.288 Гбит/с на линию, поэтому качество разводки высокоскоростных пар, опорных частот и SYSREF непосредственно определяет устойчивость запуска.

Комплектный FPGA-проект клона описан как существенно упрощённый. В нём задействованы JESD204B IP-блоки Xilinx, однако отсутствуют полноценные DMA-тракты для TX, RX и observation receiver. Официальный HDL reference design Analog Devices содержит отдельные DMA и интегрирован с Linux/IIO, no-OS и драйверами Talise. Прямую совместимость китайского проекта с этой инфраструктурой считать установленной нельзя: возможны расхождения в версиях API, constraints, назначении выводов и конфигурации EEPROM.

Самый рискованный узел связан с питанием цифрового интерфейса. Для VDD_INTERFACE специфицирован рабочий диапазон 1.71–2.625 В, absolute maximum равен 3.0 В. Если VADJ разъёма FMC действительно напрямую подан на эту шину, установка носителем 3.3 В выводит микросхему за предельно допустимый режим. Реальность подобных конфликтов подтверждается случаем с оригинальной ADRV9009-W/PCBZ и ZCU102: значение во FRU EEPROM запрашивало VADJ 2.5 В, а изменение на 1.8 В восстановило работу. Электрическое соединение VADJ с VDD_INTERFACE на конкретной ревизии клона пока можно оценивать только по разобранной автором схеме.

Отдельно оценены ВЧ-цепи на нижней границе диапазона. Расчёт по номиналам даёт около 4.25 дБ потерь во входном тракте и 6.11 дБ в выходном на 75 МГц. Эти значения получены на идеализированных моделях компонентов. Паразитики платы, полный набор S-параметров балунов, фактический дифференциальный импеданс и частотно-зависимые параметры портов ADRV9009 в расчёт не вошли.

Тепловой режим также остаётся открытым. Для самого ADRV9009 даташит указывает рассеяние до 5.66 Вт в одном из режимов, поэтому заявленная оценка 7–8 Вт для всей платы выглядит возможной. Измерений входного тока, температуры корпуса и эффективности обдува конкретного экземпляра не опубликовано.

Инженерная ценность разбора сосредоточена в трассировке интерфейсов и выявлении потенциально опасных настроек питания. Проверка RF-характеристик ещё требуется: отсутствуют VNA-графики, спектры передатчика, EVM, фазовый шум, eye diagram JESD204B, пульсации источников и термограммы. Связанный репозиторий ADRV9009_HPC на 7 августа не содержит файлов, поэтому независимо сопоставить схему, BOM, pinout и FPGA constraints с платой пока невозможно.