Doom на самодельном 32-битном RISC-V-ядре Hopper ускорился примерно в 20 раз: с первых 0.7 до заявленных 15–20 кадров/с. Прирост сложился из исправления ICache, аппаратного умножения, переноса кадрового буфера в BRAM, сокращения задержки кэша и компиляции с `-O2`. Лестница измерений показывает, где FPGA-процессор терял такты между DDR3, MMIO и конвейером. →
Серверную задачу теперь можно отдать трём настольным RISC-V-платам в Эдинбурге: вместе они дают 192 аппаратных ядра и 384 ГБ памяти. Этот стенд заставляет научный код столкнуться с тем, что обычно скрыто в дорожной карте: у соседних узлов расходятся поколения RVV, а десятки ядер упираются в DDR. Так RISC-V получают проверку научной работой, а не только красивыми бенчмарками. →
Как поместить Linux в плату размером с Raspberry Pi Pico, если один буфер кадра 800×480×32 уже требует 1.54 МБ? YuzukiNeko оставляет системе 16 МБ SiP PSRAM и раскладывает загрузку по 16-МБ NOR буквально по адресам. Получается компьютер, где экран, кэш и rootfs снова приходится считать в мегабайтах. →
Промышленный контроллер обычно раскалывают на две платы: Linux-машина берёт на себя сеть, экран и камеры, а отдельный MCU держит таймеры, GPIO и быстрые реакции. В IQ-2390 Qualcomm поместила оба мира в один кристалл и подвела к ним два гигабитных TSN-интерфейса. Получился SoC, где тяжёлая прикладная логика и детерминированный контур могут жить рядом без привычного межчипового моста. →
До 25 команд в каждом из трёх треков PolarFire FPGA Design Contest 2026 могут получить отладочные комплекты для создания аппаратных ускорителей на FPGA и SoC. Заявки принимают до 3 октября 2026 года; финальная работа должна включать исходники, файлы проекта и демонстрацию. Участники передают Microchip и DigiKey бессрочную безотзывную лицензию на использование материалов, а заявки из России правила конкурса исключают. →
15–20 FPS в Doom выжал самодельный RISC-V soft-core на FPGA после доработки кэш-подсистемы и повышения частоты до 125 МГц — исходная версия показывала около 0,7 FPS. Раздельные I-cache и D-cache скрыли задержку DDR3 в 30–60 тактов, видеобуфер перенесли в BRAM, а аппаратное умножение сократило нагрузку на ядро. Финальный сбой обнаружился в прошивке: отсутствие volatile у MMIO-таймера ломало работу оптимизированной игры. →
Перестановка трёх входов CFG у CH224K превращает четыре из пяти положений USB-PD селектора в ошибочные запросы: индикация 5 В выбирает 12 В, 12 В — 20 В, а режимы 15 и 20 В — 5 В. Единственным корректным остаётся 9 В, где все CFG имеют нулевой уровень. Для нагрузки, подключённой прямо к VBUS, такой дефект создаёт риск перенапряжения; исправление требует сверить распиновку микросхемы с платой и прошивкой. →
8192 микроконтроллеров CH570 уже объединены в модульный кластер Ultracluster GPU, где каждый узел управляет собственным RGB-светодиодом, а обмен строится через иерархию SPI и управляющих плат. Упрощённая оценка даёт около 270 Вт только на MCU; масштабирование до 65 536 узлов выводит систему к 2,16 кВт и 655 А при 3,3 В. При таких токах разводка питания, DC/DC-каскады и синхронизация кадра становятся частью вычислительной архитектуры. →
ESP32-C6 получил модульную firmware-архитектуру с постоянным базовым образом и RISC-V payload’ами размером 2–10 КиБ, которые запускаются из RAM или XIP-области flash. HTTP-загрузка по Wi‑Fi, web-настройка и ABI системных вызовов превращают микроконтроллер в платформу для сменных bare-metal сценариев. При этом разметка 8 МиБ flash содержит только один OTA-слот, поэтому заявленный A/B rollback пока не соответствует конфигурации разделов. →
IMX219 выдаёт 1080p, а обычный 100-мегабитный RJ45 на AUBoard-15P способен принять лишь малую долю такого потока. Как забрать кадр с MIPI-камеры без потерь на входе, если весь кадр физически не успевает уйти в Ethernet? Проект FPGA Vision Lab превращает это ограничение в архитектуру: интересующую область задают координатами и забирают отдельно. →